Projektarbeit zu vergeben:

Ein SDRAM Emulator mit frei programierbarer Burst Laenge


Zum Aufbau eines neuen Xputer Prototypen sollen synchrone DRAMs (SDRAM) verwendet werden. SDRAMs erreichen sehr hohe Uebertragungsgeschwindigkeiten (bis 100 MHz) bei Fabrikationskosten aehnlich der von normalen DRAMs.
Entgegen herkoemmlicher DRAMs arbeiten SDRAMs synchron zum Systemtakt. Weiter fuehren diese Rams ihre Refreshzyklen selbststaendig durch. Dadurch erreicht man eine grosse Vereinfachung bei der Ansteuerung.
Die hohe Uebertragungsgeschwindigkeit wird hauptsaechlich durch internes Interleaving zweier Speicherbaenke und den Betrieb im Burst-Modus erreicht.
Unter Burst-Modus verteht man Lesezugriffe bei denen eine Anfangsadresse an den Speicher uebertragen wird und der Speicher dann eine definierte Sequenz von Daten beginnend ab dieser Adresse aus dem Ram liest. Die sogenannte Leange des Bursts wird nach dem Einschalten konfiguriert. Sie kann in den Schritten 1, 2, 4, 8 oder Full Page festgelegt werden und bleibt bei der ueblichen Verwendungsweise immer gleich.

Im neuen Xputer Prototypen soll die Burst Laenge bei jedem Lesezugriff beliebig aenderbar sein. Dazu wird neben der Adresse auch die gewuenschte Burst Laenge uebertragen.
Im Rahmen dieser Projektarbeit soll nun eine Schaltung entworfen werden, die sich genau wie ein SDRAM verhaelt, jedoch mit dem oben beschriebenen Unterschied. Der SDRAM Emulator wird dann als Chip integriert und soll als ASIC gefertig werden.

Als Designumgebung steht das aktuelle CADENCE Design Framework und die Designbibliotheken von ES2 zur Vefuegung. Dabei sollen die Rambaenke (siehe Bild) mit einem Ramgenerator automatisch erzeugt werden. Der Entwurf des kompletten Datenpfades erfolgt mit einem Datenpfadcompiler, der eine spezielle Hardwarebeschreibungssprache benutzt. Die Kontrolleinheit soll zunaechst mit der Hardwarebeschreibungssprache Verilog beschrieben und dann mit einem Synthese Tool automatisch uebersetzt werden.

Die Projektarbeit vermittelt Kenntnisse im Bereich Speichertechnologie. Der Projektarbeiter lernt das Funktionsprizip der Synchronen DRAMs sowie Techniken wie Interleaving und Burst-Reads kennen. Weiter wird das Arbeiten mit dem in der Industrie weit verbreiteten Designframework von CADENCE geuebt. Hier lernt man auch die Hardwarebeschreibungssprache Verilog kennen.
Wer Spass am Aufbau digitaler Schaltungen hat und an positiven Berufsaussichten interessiert ist, der ist hier genau richtig!



Xputer Home Page Xputer Home Page Universitaet Kaiserslautern Home Page



© Copyright 1996, University of Kaiserslautern, Kaiserslautern, Germany

Webmaster