go to Xputer pages

homepage | impressum |  survey |  mirror ITIV

Das E.I.S.-Projekt und

andere EDA-Ergebnisse

uralte Berichts-Version

TU Kaiserslautern

 KIT homepage ITIV des KIT

 

E.I.S. (Entwurf Intergierter Schaltungen) war der Name des auf dem Kontinent (von Lissabon bis Wladiwostok) ersten "Multi-University"-Verbundprojekts für VLSI Entwurf im Rahmen der weltweiten Mead-&-Conway-VLSI-Entwurfs-Revolution (mirror) - mit angeschlossener Multiprojektchip-Organisation. Das E.I.S.-Projekt wurde - gegen den Widerstand der Industrie - vom Bundesminister für Forschung und Technologie (BMFT) gefördert von 1983 bis 1989 mit 38 Millionen DM. E.I.S. war Vorläufer der EUROCHIP-Organisation und der EUROPRACTICE-Organisation, beide heute noch gefördert durch die Kommission der Europäischen Gemeinschaft.

--> version in English language

 

Vorgeschichte der Mead-&-Conway-Revolution

    In den 70er Jahren predigt Prof. Carver Mead vom Caltech (California Institute of Technology), daß in der Lehre über Integriete Schaltungen die Technologie vom Design getrennt werden müsse. Der Entwurf (Design Sciences) müsse ein eigenes Lehrfach werden. Natürlich wurde er damals vielfach von Technologie-Professoren angefeindet: "das Bißchen Design machen wir mit Links".

    Winter-Quarter 1978: Lynn Conway hielt als Gastprofessorin am M.I.T. ihren berühmten VLSI-Kurs mit Übungen. In der zweiten Januarwoche 1979 hatten die Studenten die nach ihren Entwürfen gefertigten und montierten Chips in Händen. Die studentischen Entwürfe waren über die Weihnachtsferien von Xerox PARC (3333 Coyote Hill Drive, Palo Alto) geprüft und zu Multiprojekt-Chips zusammengefaßt worden. (Diese unter Lynn Conway aufgebaute Multiprojektchip-Organisation übernahm dann ca. 2 - 3 Jahre später der MOSIS-Dienst am ISI (Information Sciences Institute in Marina del Rey bei Los Angeles) der University of Southern California (USC). Die Fertigung der Übungsschaltungen aus dem M-I.T.-Kurs von Lynn Conway erfolgte in unmittelbarer Nachbarschaft (Parallelstraße zum Coyote Hill Drive) auf einer Pilotlinie von Hewlett-Packard.>

    Apropos Xerox PARC: hierzu das Buch "Dealers of Lightning" [1]

    1979 fand in Seattle ein gut besuchter einwöchiger Mead-&-Conway-Kurs für Wissenschaftler und Professoren statt ("Professoren auf die Schulbank")

    1979: im Zuge einer Dienstreise nach San Diego (DAC) besucht Prof. Hartenstein das Institut von Prof. Carver Mead (Caltech)

    1979: Prof. Hartenstein lernt auf einer Party in Berkeley Dr. Lynn Conway kennen - und erhält Tage später die Vorab-Kopien der ersten 4 Kapitel des Mitte 1980 erscheinenden Buches "C. Mead, L. Conway: Introduction to VLSI Systems" (Addison Wesley 1980)

    Sommersemester 1979, Universität Kaiserslautern: Prof. Hartenstein hält erstmals die Vorlesung (mit Übungen) "Einführung in den VLSI-Entwurf" nach der Mead-&-Conway-Methode (als erster "auf dem Kontinent" (Europa und Asien) - in Großbritannien gab es einen Kollegen, der eine solche Vorlesung bereits im Winter 1978/79 hielt)
     

    Die Industrie war dagegen

    Februar 1980: R. Hartenstein schickt einen VLSI-Verbundprojekt-Vorschlag an Reg. Dir. Dr. Hamacher, BMFT (beeinflußt durch die Industrie, die dagegen war: ). Dr. Woelcken schildert Einzelheiten dieses Konflikts in seinem Jubiläums-Vortrag, bei IMEC. Dr. Woelcken betonte Kaiserslautern's Rolle: beginnend mit ca. 11:00 auf diesem Video.

    19. 3. 1980, ca. 9.00 - 12.00 Uhr: auf Einladung von Dr. Hamacher eine Besprechung im BMFT - Teilnehmer: Dr. Klaus Berkling (GMD), Prof. Dr. Walter Engl (RWTH Aachen), Dr. Hamacher (BMFT), Prof. Dr.-Ing. Reiner Hartenstein (Univ. Kaiserslautern) - Der beim Referat von Dr. Hamacher schon länger eingeführte quasi "Chef-Gutachter" Prof. Engl betonte: "Carver Mead ist ein Scharlatan". Für Dr. Berkling und Prof. Hartenstein  endete dieses kritische Gespräch mit einem ⇒ "Hinauswurf erster Klasse" ⇐.

    8. 7. - 18. 7. 1980 in Louvain-La-Neuve: NATO Advanced Study Institute (NATO ASI) on  Very Large Scale Integrated Circuits  - Dr. Lynn Conway steht mit 4 Vorträgen auf dem Programm. Wg. Know-how-Embargo-Maßnahmen der Reagan-Administration wird Dr. Lynn Conway die Teilnahme verboten. Je 2 dieser Vorträge werden vertretungsweise von Prof. Carlo Sequin (UC Berkeley) und Prof. Reiner Hartenstein (Univ. Kaiserslauern) gehalten (see a b).

    20. 7. - 1. 8. 1980 in  Urbino, Italien:  Prof. Paolo Antognetti (Univ. Genua) und Prof. Don Pederson (UC Berkeley) veranstalten einen NATO ASI über VLSI-Entwurfsmethoden mit ca. 80 Teilnehmern. Nachmittags waren Übungen an einer VAX 11/750: extrem langsam. Es dauerte 15 Sekunden und mehr, bis der Cursor im Kommandotext um ein einziges Zeichen weiter rückte. Hartenstein fand heraus, daß ein uralter Lochkartenstanzer im Keller an die VAX angeschlossen war. Hartenstein stanzte dort den Kode seines Beispiels, einen hoch regelmäßigen 4x4-Bit Integer Multiplier (siehe Bild 4.8 - im Vergleich zu Bild 4.7 im Textbuch), und hielt schon nach 10 Minuten seinen Plot in Händen - während die anderen Teilnehmer noch immer frustriert in die Röhre glotzten: gegenüber der VAX ⇒ ein speed-up-Faktor um 3 Größenordnungen durch Benutzung von Museums-Inventar ⇐. Es handelte sich um Übungen auf einer vorläufigen Version eines späteren Produktes der Fa. Silvar Lisco. Hartensteins aus dem E.I.S.-Projekt stammendes "Structured Hardware Design"-Beispiel erzeugte bei Routing and Placement derart schmale Routing-Kanäle, dass noch nach Jahren ⇒ Fa. Silvar Lisco damit um Kunden warb. ⇐

    1980 Gastprofessur von Prof. Hartenstein beim EECS-Department der University of California at Berkeley
     

    Zum erfolgreichen zweiten Antrag

    1. 10. 1980: am Buffet des Schloßtag in Birlinghoven ein längeres Gespräch zwischen Prof. Szypersky und Prof Hartenstein, inzwischen zurück aus Berkeley (Prof. Szypersky gibt quasi seinen Einstand als neuer Vorstands-Vorsitzender der GMD) - VLSI wird Chefsache: Stabschef Dr. Woelcken wird beauftragt.

    27. 9. - 29. 9. 1982, GMD Schloß Birlinghoven: Prof. Hartenstein hält einen 3-tägigen VLSI-EDA-Kursus ("Professoren auf die Schulbank")

    18. 10. - 20. 10. 1982, GMD Schloß Birlinghoven: wegen großer Nachfrage wird der Kursus wiederholt. Am Abend des zweiten Tages entstand am Rande eines geselligen Abends eine "pressure group" aus GMD und Hochschullehrern ;

    1982 ?  Treffen von Prof. Seitzer, Prof. Waldschmidt und Prof. Hartenstein in einer Autobahn-Raststätte in der Nähe von Würzburg zur Koordination der geplanten "pressure group".    Foto: Associated Press       

    1983: aber für E.I.S. die "große Wende" - Hartenstein's alter Freund Dr. Heinz Riesenhuber wird Forschungsminister.

    1983: Prof. Hartenstein und Dr. Woelcken (GMD) schreiben einen Antrag an das Referat im BMFT und (für den Fall, daß der Referent den Herrn Minister anruft) schreibt Prof. Hartenstein einen begleitenden Brief an den Minister Dr. Riesenhuber -

    1983: Bewilligung des E.I.S.-Projekt für 3 Jahre mit 38 Millionen DM. Hierzu siehe die "E.I.S.-Landschaft". 1987: Verlängerung des E.I.S.-Projekt um weitere 18 Monate.

    Internationaler Technologie-Transfer

    In vielen Europäischen Ländern stellten Kollegen ähnliche Anträge, die alle abgelehnt wurden mit dem Hinweis, daß in keinem anderen Land Europas derartiges bewilligt worden sei: ein klassischer "deadlock". Nach der Bewilligung des E.I.S-Projekts in Deutschland hatten alle diese Kollegen ein neues Argument. ⇒Der "deadlock" war aufgehoben durch die Bewilligung des E.I.S.-Projekts ⇐ und die VLSI-Revolution setzte sich Europa-weit durch.     

    Prof. Hartenstein hielt eine größere Serie von Kolloquiumsvorträgen und anderen eingeladenen Vorträgen und mehrtägigen VLSI-Kursen.

    Mehrere Jahre lang eine M-&-C-basierte Beratung von Siemens AG, DLR (German Aerospace Center), und PACT Corp., durch Prof. Hartenstein.

    Etwa zur Zeit der Beendigung der BMFT-Förderung des E.I.S.-Projekts wurde Dr. Woelcken ein "Officer" der Kommission der EU. Dadurch bewirkte das von Prof. Hartenstein gegründete E.I.S.-Projekt ⇒ über den Technologie-Transfer nach Brüssel die Gründung der EUROCHIP-Aktion ⇐ und der EUROPRACTICE-Aktion, die heute noch sehr aktiv sind.

    Hartenstein war Ehrengast des E.I.S.-Jubiläums-Workshop in Dresden, 3. - 5. April, 2001.

    Im Jahre  2009 organisiert IMEC das Jubiläums-Symposium "20 years of EUROCHIP - EUROPRACTICE" , auch mit einem interessanten Vortrag von Dr. Woelcken: ⇒ " EUROCHIP, the birth of a strategic action", ⇐ ⇒wobei die Vorreiter-Rolle Hartensteins ausdrücklich hervorgehoben wird. ⇐                              
     
     

    E.I.S. Workshops:               

     
      5. E.I.S.-Workshop, Dresden, 8. - 9. April 1991
    4. E.I.S.-Workshop, Bonn, 21. - 22. Februar 1989
    E.I.S. CAD-VLSI Sommerschule, Schmitten/Taunus, 1988
    3. E.I.S.-Workshop, Bonn, 13.-14. Oktober 1987
    2. E.I.S.-Workshop, Bonn, 4. - 5. März 1986
    1. E.I.S.-Workshop, ?
    2. pre-Workshop-Kurs*, St. Augustin, 18. - 20. Okt. 1982
    1. pre-Workshop-Kurs*, St. Augustin, 27. - 29. Sep. 1982
        *) 3- bzw. 5-tägiger Kurs präsentiert durch Reiner Hartenstein
    12. E.I.S.-Workshop, ?
    11. E.I.S.-Workshop, Erlangen, 31. März - 1. April 2003
    10. E.I.S. Workshop, Dresden, 3. - 5. April 2001
    9. E.I.S.-Workshop, Darmstadt, 22. - 24. Sept. 1999,
    8. E.I.S.-Workshop, Hamburg, 8. - 9. April 1997
    7. E.I.S.-Workshop, Chemnitz, 7. - 8. November 1995
    6. E.I.S.-Workshop, Tübingen, 25. - 26. Nov. 1993
    ?. E.I.S.-Workshop, St. Augustin, 19. - 20. Nov. 1994
    -
     
         
     

    >34 invited courses given: most of them 3 days or even 5 days

    >300 other invited presentations:

    Microchips having been manufactured for the E.I.S. Project

     
         

    E.I.S.-beeinflußte spätere Projekte von R. Hartenstein

    Mead-&-Conway-Methoden unterstützende Hardware-Beschreibungs-Sprachen (HDLs)

    Stark die Mead-&-Conway-Methodologie unterstützend war Hartenstein's Hardwarebeschreibungs-Sprache KARL: die erste VLSI-Entwurfs-orientierte Sprache, weit hinausgehend über alle anderen damaligen Sprachen, die nur Architektur-orientiert waren. Durch Hartenstein's Domino-Notation war KARL das erste HDL-System mit einer den VLSI-Entwurf unterstützenden graphischen Benutzer-Oberfläche ABL ("A Block diagram Language").

    Hartenstein prägte den Begriff ⇒ "Structured Hardware Design" ⇐ in 1974 für eine Konferenz in Palo Alto. Lynn Conway meinte, Carver Mead sei dadurch inspiriert werden zur Prägung des Begriff ⇒ "Structured VLSI Design". ⇐

    KARL war in den 80er-Jahren mit 93 Lizenznehmer-Institutionen die ⇒ weltweit führende Hardware-Beschreibungs-Sprache. ⇐ 29 KARL-baserte Module unterstützten andere EDA-Software-Implementierer. Also see the quotation index and KARL-related literature.

    KARL war der Kern des weltweit ersten vollständigen "VLSI design frameworks" (see Fig. 33), das entwickelt wurde durch das CVT-Projekt und das daran anschließende CVS-Projekt. Beide Projekte wurden gefördert durch die Kommission der EU mit insgesamt 85 Millionen € (damals "ECU" genannt).

    KARL wurde frühzeitig Wegbereiter des Term Rewriting (TRS) in der Entwurfs-Automatisierung (EDA) zur Synthese im Top-down Ansatz, wohingegen alle anderen TRS-Anwendungen in EDA-Schaltungs- und Mikrochip-Entwurfs-Umgebungen der Verifikation dienten und heute noch dienen, also im Bottom-up-Ansatz. Schon vor dem Jahre 1980 hat Hartenstein dies demonstiert durch den Entwurf eines Integer-Multiplizierers aus der mathematischen Formel ("Structured Calculus Design". TRS-Experte Prof. Mauricio Ayala-Rincon fand auch 25 Jahre später, daß diese Methode nach Hartenstein noch immer weltweit ⇒ für EDA der einzige TRS-Top-down-Ansatz ⇐ ist. ).

    Nach der Ausgabe von mehr als 85 Millionen € (ECU) für die Förderung der Entwicklung eines KARL-basierten VLSI-EDA-Frameworks entschieden Officers der EU Kommission im Mai 1989 in einem Meeting in Nizza, ⇒ die Förderung von Hardwarebeschreibungs-Sprachen zu beenden ⇐ mit der Begründung: "since now there is standard: VHDL". Diese Begründung war aber falsch, denn VHDL war noch nicht inplementiert und ein Standardisierungs-Vorschlg existierte noch nicht. Die EU-Entscheidung war der Erfolg der gleichen DoD-unterstützten und NATO-Kontakte nutzenden aggressiven VHDL-Lobby, eine Art Mafia, die einige Jahre später auch noch die CHDL vernichtet hat, damals die einzige ernstzunehmende interationale Konferenzreihe dieses Gebiets. Damit waren alle VHDL-Konkurrenten weg vom Fenster.

    Mead-&-Conway-basierter frühzeitiger Durchbruch des Reconfigurable Computing

    Zur Implementierung des rekonfigurierbaren Mikroprozessors "MoM Xputer" waren die derzeit auf dem Markt erscheinenden ersten FPGAs bei Weitem zu klein. Zum Ersatz dieser FPGAs hat Hartensteins Gruppe ein um Größenordnungen Flächen-effizienteres "DPLA" entworfen und durch die Multi-Projekt-Chip-Organisation des E.I.S.-Projekt herstellen lassen. Ein einziges solches DPLA ersetzte 256 FPGAs. Mit dem darauf basierenden PISA-Projekt für die vN-zu-RC-Migration eines Designrule-Check-Programmes erzielte Hartensteins Gruppe einen ⇒ Speed-up-Faktor von 15.000 ⇐, der dem Stand der Technik um fast zwei Jahrzehnte voraus war (siehe nebenstehende Graphik).

    Hartenstein's Reconfigurable-Computing-Perspektiven brachten ihm eine wachsende Zahl von Einladungen um "Keynote Addressen" vorzutragen. Siehe auch http://hartenstein.de/PARC.htm.

    Hartenstein wurde als Berater engagiert durch die PACT Corp., THALES Research & Technology, und die DaimlerChrysler AG. Die Zusammenarbeit mit DaimlerChrysler bestand über mehrere Jahre und führte auch zu einem "automotive FPGA" durch die Xilinx Corp.
        

    Hartenstein ist Ehrengast der Eröffnungs-Zeremonie des DFG-Sonderforschungsbereiches über Rekonfigurierbare Computer-Systeme (SPP 1148); im DaimlerChrysler-Konferenz-Zentrum in Untertürkheim, 12. - 13. Juni 2003.

    Sehr frühzeitiger Durchbruch des Datenstrom-basierten Computing (für  Mead-&-Conway-basierte Anwendungen)

    Als Wegbereiter des Datenstrom-basierten Computing im Mead-&-Conway-Stil propagiert Hartenstein ⇒ das "Anti-Machinen"-Paradigma, ⇐ auch Xputer genannt. Dies ist das Gegenstück zum of von-Neumann-Paradigma durch Verwendung von Datenzählern anstelle eines Programmzählers.

    Ein überaus wichtiger Schritt zum Datenstrom-basierten Computing ist die      Verallgemeinerung des systolischen Array, die Reiner Hartenstein zusammen mit seinem Doktoranden Rainer Kress erfunden und realisiert hat.

    Das PISA Projekt implementierte einen Design Rule Checker, basierened auf Lynn Conway's "Lambda-grid-based design rules": siehe nebenstehendes Bild aus einer Veröffentlichung. Beim Betrieb auf Hartenstein's "MoM Xputer"-Hardware wurde ein "speed-up" um 4 Größenordnungen erzielt - und dies bereits ⇒ 2 Jahrzehnte früher ⇐ als durch alle anderen Studien zur Migration von klassischer Software auf FPGA-basierende Akzeleratoren (s.nebenstehende Graphik).

    Im Jahre 1996 wurde Hartenstein zusammen mit Jürgen Becker aus seinem team eingeladen um Mitarbeiter der ARM, Ltd. in Cambridge durch ein Tutorium zu unterrichten.

    Das von-Neumann-Syndrom erfordert eine Neuauflage der Mead-&-Conway-Revolution

  • Nach nunmehr weiteren 30 Jahren muß die Informatik wieder einmal neu erfunden werden - wegen des von-Neumann-Syndrom. Das Wachstum des Internet und anderer ICT-Infrastrukturen führt zu künftig unbezahlbarem Stromverbrauch: Computers are Facing a Seismic Shift. Wir brauchen ein neues E.I.S.-Projekt - und zwar eine durchgreifend verbesserte Neuauflage.

  • Ursprünglich war jede Abstraktionsebene ein eigenes Spezialgebiet und Spezialisten verschiedener Ebenen hatten untereinander massive Verständigungsproblene. Das wichtigste Element der Mead-&-Conway-Revolution ist deshalb der ⇒ "Tall Thin Man" ⇐: die einzelnen Abstraktionsebenen wurden drastisch entrümpelt, sodaß eine einzige Person durch alle Ebenen hindurch alles vollständig klar verstehen konnte [2].
        

  • Inzwischen geht ein weiteres Erfolgsgeheimnis der Mead-&-Conway-Revolution allmählich zu Ende: nämlich Moore's Gesetz. Hinzu kommt der many-core-bedingte Zwang zu parallelen Prozessen. Die tradditionelle Aufteilung zwischen Hardware und Software ist unbrauchbar geworden. Der bisher nur bis zur Register-Transfer-Ebene kompetente Tall Thin Man muß nun viel größer werden und bis hinauf in sämtliche Speicher-Ebenen kompetent werden. Wir brauchen nun einen ⇒ "Super Tall Thin Man" ⇐ S. ein Ausschnitt aus Hartensteins eingeladenem Vortrag in Washington DC, USA im Jahr 2013: "The Tunnel Vision Syndrome". Hartenstein erhielt dabei folgende ASAP Awards: diese und jene. Beachtet sei hier auch die Liste seiner 50 Keynote-Adressen: keynotes )

  • Nicht nur wegen des Zwanges, möglichst viele Rechenoperationen per Watt zu erzielen, ist der zunehmende Übergang ⇒ zu "heterogenen Systemen" ⇐ schon lange unvermeidlich ("Reiner's Taxonomy" in nebenstehendem Bild). Mike Flynn's in den 60er-Jahren publizierte Taxonomie von EDV-Systemen kannte nur von-Neumann-Prozessoren (siehe nebenstehendes Bild). Die von Reiner Hartenstein betreute Dissertation von (inzwischen Professor) Diana Goehringer führte eine von 4 auf 16 Klassen erweiterte Taxonomie ein indem zwischen festverdrahteten und rekonfigurierbaren Elementen unterschieden wird (s. nebenstehendes Bild: "Diana's Taxonomy").

  • Inzwischen unterscheidet man aber zwei verschiedene Szenarien für rekonfigurierbare Handware. Kürzlich betreute Hartenstein zwei Disserationen über Mikroprozessoren ⇒ mit rekonfigurierbarem Befehlssatz ⇐ (Ralf König in 2012 und Timo Stripf in 2013). Daneben gibt es rein Datenstrom-basierte rekonfigurierbare ⇒ Systeme ohne Befehlsströme ⇐ wie z. B. Pipeline-Netzwerke - ein Gebiet in welchem Hartenstein als "the father of Reconfigurable Computing" gilt [Viktor Prasanna]. Hartenstein erweiterte deshalb Diana's Taxonomie (s. nebenstehendes Bild). Wie man sieht, wurde für die vielen unterschiedlichen Lösungen ⇒ der Entwurfsraumum erweitert ⇐ um insgesamt mehr als eine Größenordnung. Um dieser massiven Herausforderung zu begegnen fordert Hartenstein ein neues Weltmodell der Datenverarbeitung [CSBC 2010, Belo Horizonte, Brasilien, 20. - 23. Juli 2010].

    Auch die paradoxe Markt-Schwäche der wegen deren um Größenordnungen besseren Effizienz so dringend benötigten FPGAs (bis vor wenigen Jahren stets weniger als 1,5% des Halbleiter-Marktes) ist ein Problem des viel zu hohen Personalbedarfes der Entwurfsmethoden. Der klassische Software-Engineur ist für den neuen Mix an Qualifikationen weitgehend unbrauchbar. Der Aufsatz " ⇒ "Computing without Processors" ⇐ von Satnam Singh veranschaulicht, wie weitgehend die Methoden der Programmierung neu erfunden werden müssen. Der Terminus "Software Engineering" sollte ausgetauscht werden gegen einen noch zu prägenden neuen Begriff.

Literatur

[1]  Michael Hiltzik: Dealers of Lightning - Xerox PARC and the Dawn of the Computer Age; HarperCollins, New York, 1999

[2]  R. Hartenstein (eingeladener Vortrag): Reconfigurable Computing: Paradigmen-Wechsel erschüttern die Fundamente der Informatik; - Prof. Glesner's 60th Birthday Anniversary Colloquium; 29 Aug 2003, Darmstadt

 






© Copyright 2000, University of Kaiserslautern, Kaiserslautern, Germany
   
VG    |    Antr    |    A2    |    Riese    |    I    |    20Jahre    |    1    |    stream    |    speed-up    |    RC    |    HDL    |    WS    |    tall    |    invC    |    invP    |    muP    |    oLT    |    allPuP    |